Intel kündigt 65nm-Durchbruch an

Intel behauptet, einen bedeutenden Meilenstein bei der Entwicklung der nächsten Generation von Chip-Herstellungstechnologien erreicht zu haben. Wie eine sich selbst erfüllende Prophezeiung hat Intel es geschafft, die Transistoren so weit zu verkleinern, dass die Chips mehr davon haben können. Es war der Gründer von Intel, Gordon Moore, der 1965 behauptete, dass sich die Anzahl der Transistoren auf einem Chip etwa alle zwei Jahre verdoppeln würde. Diese Vorhersage ist bekannt geworden als Mooresches Gesetz und diese jüngste Errungenschaft, so behauptet Intel, bestätigt die Vorhersage des Gründers.

Das Unternehmen hat voll funktionsfähige 70-Megabit-Chips mit statischem Direktzugriffsspeicher (SRAM) mit mehr als einer halben Milliarde Transistoren in der weltweit fortschrittlichsten 65-Nanometer (nm)-Prozesstechnologie hergestellt. Gerade jetzt, da Intel den Großteil seiner Fertigung auf den 90-Nanometer-Prozess umstellt, dient der SRAM-Test als Einführung in die neue Größe. Dem 90-nm-Prozess ging ebenfalls eine SRAM-Ankündigung voraus.

Die Transistoren in der neuen 65-nm-Technologie (ein Nanometer ist ein Milliardstel Meter) haben Gates (der Schalter, der einen Transistor ein- und ausschaltet) mit einer Größe von 35 nm, was etwa 30 % kleiner ist als die Gate-Längen der bisherigen 90-nm-Technologie. Zum Vergleich: Etwa 100 dieser Gates passen in den Durchmesser eines menschlichen roten Blutkörperchens.

Die neue Prozesstechnologie erhöht die Anzahl der winzigen Transistoren, die auf einen einzigen Chip gepresst werden, und bietet Intel die Grundlage für die Bereitstellung zukünftiger Multi-Core-Prozessoren und die Entwicklung innovativer Funktionen für zukünftige Produkte, einschließlich Virtualisierung und Sicherheitsfunktionen. Die neue 65-nm-Prozesstechnologie von Intel umfasst auch mehrere einzigartige energiesparende und leistungssteigernde Funktionen.

Sunlin Chou, Senior Vice President und General Manager der Technology and Manufacturing Group von Intel, sagte, Die 65-nm-Prozesstechnologie von Intel verfügt über branchenweit führende Dichte-, Leistungs- und Stromsparfunktionen, die künftige Chips mit höherer Kapazität und Leistung ermöglichen. Die 65nm-Technologie von Intel soll 2005 ausgeliefert werden, um die Vorteile des Moore'schen Gesetzes weiter zu nutzen.

Im November 2003 gab Intel bekannt, dass es sein 65-nm-Verfahren für die Herstellung von 4-Megabit-SRAMs verwendet. Seitdem hat das Unternehmen voll funktionsfähige 70-Megabit-SRAMs auf diesem Prozess mit einer sehr kleinen Chipfläche von 110 mm2 hergestellt. Kleine SRAM-Zellen ermöglichen die Integration größerer Caches in Prozessoren, was die Leistung erhöht. Jede SRAM-Speicherzelle besteht aus sechs Transistoren, die auf einer Fläche von 0,57 µm2 untergebracht sind. Etwa 10 Millionen dieser Transistoren könnten auf einem Quadratmillimeter Platz finden, was etwa der Größe der Spitze eines Kugelschreibers entspricht.

Je kleiner die Transistoren werden, desto größer werden die Probleme mit der Leistung und der Wärmeableitung. Daher ist die Implementierung neuer Funktionen, Techniken und Strukturen unerlässlich, um diesen Fortschritt fortzusetzen. Intel hat sich diesen Herausforderungen gestellt, indem es energiesparende Funktionen in seine 65nm-Prozesstechnologie integriert hat. Diese Funktionen sind entscheidend für die Bereitstellung von energieeffizienten Computer- und Kommunikationsprodukten in der Zukunft.

Intels führende Strained-Silicon-Technologie, die erstmals in der 90-nm-Prozesstechnologie eingesetzt wurde, wird in der 65-nm-Technologie weiter verbessert. Die zweite Generation von Intel Strained Silicon erhöht die Transistorleistung um 10 bis 15 Prozent, ohne die Leckage zu erhöhen. Umgekehrt können diese Transistoren die Leckage bei konstanter Leistung im Vergleich zu 90-nm-Transistoren um das Vierfache reduzieren. Infolgedessen haben die Transistoren im 65-nm-Prozess von Intel eine verbesserte Leistung ohne signifikante Erhöhung der Leckage (eine höhere Leckage des elektrischen Stroms führt zu einer höheren Wärmeentwicklung).

Intels 65nm-Transistoren haben eine reduzierte Gate-Länge von 35nm und eine Gate-Oxiddicke von 1,2nm, die zusammen für eine verbesserte Leistung und eine geringere Gate-Kapazität sorgen. Die geringere Gate-Kapazität senkt letztlich die aktive Leistung eines Chips. Der neue Prozess integriert auch acht Kupfer-Verbindungsschichten und verwendet ein dielektrisches Low-k-Material, das die Signalgeschwindigkeit im Chip erhöht und den Stromverbrauch des Chips reduziert.

Intel hat auch implementiert Schlaf-Transistoren in seinem 65-nm-SRAM. Sleep-Transistoren schalten den Stromfluss zu großen Blöcken des SRAM ab, wenn sie nicht genutzt werden, wodurch eine wichtige Quelle des Stromverbrauchs auf einem Chip beseitigt wird. Diese Funktion ist besonders für batteriebetriebene Geräte wie Laptops von Vorteil.

Die 65-nm-Halbleiterbauelemente von Intel wurden in der 300-mm-Entwicklungsfabrik des Unternehmens (D1D) in Hillsboro, Oregon, hergestellt, wo der Prozess entwickelt wurde.

Weitere Informationen über Intels 65-nm-Logiktechnologie werden in einem Vortrag auf dem IEEE International Electron Devices Meeting in San Francisco vom 12. bis 15. Dezember vorgestellt. Weitere Informationen finden Sie auch auf Intels Silicon Showcase, zu dem Sie über den folgenden Link gelangen können herunterladen Registerkarte oben.