Intel anuncia un avance de 65 nm

Intel afirma haber logrado un hito importante en el desarrollo de la tecnología de fabricación de chips de nueva generación. En lo que está resultando ser una profecía autocumplida, Intel ha conseguido reducir el tamaño de los transistores lo suficiente como para que los chips puedan tener más de ellos. Fue el fundador de Intel, Gordon Moore, quien, en 1965, afirmó que el número de transistores de un chip se duplicaría aproximadamente cada dos años. Esta predicción se conoce como Ley de Moore y este último logro, según Intel, confirma la predicción de sus fundadores.

La empresa ha construido chips de memoria estática de acceso aleatorio (SRAM) de 70 megabits totalmente funcionales con más de 500 millones de transistores utilizando la tecnología de proceso de 65 nanómetros (nm) más avanzada del mundo. Justo cuando Intel está trasladando la mayor parte de su fabricación al proceso de 90 nanómetros, la prueba de la SRAM sirve de introducción al nuevo tamaño. El proceso de 90 nm también fue precedido por el anuncio de una SRAM.

Los transistores de la nueva tecnología de 65 nm (un nanómetro es la milmillonésima parte de un metro) tienen puertas (el interruptor que enciende y apaga un transistor) de 35 nm, aproximadamente un 30% más pequeñas que las puertas de la tecnología anterior de 90 nm. A modo de comparación, unas 100 de estas puertas cabrían en el diámetro de un glóbulo rojo humano.

La nueva tecnología de proceso aumenta el número de transistores diminutos comprimidos en un solo chip, lo que proporciona a Intel la base sobre la que suministrar futuros procesadores multi-core y diseñar características innovadoras en futuros productos, como capacidades de virtualización y seguridad. La nueva tecnología de proceso de 65 nm de Intel también incluye varias funciones exclusivas de ahorro de energía y mejora del rendimiento.

Sunlin Chou, Vicepresidente Senior y Director General del Grupo de Tecnología y Fabricación de Intel, ha declarado, La tecnología de proceso de 65 nm de Intel cuenta con características de densidad, rendimiento y reducción de consumo líderes en el sector que permitirán futuros chips con mayores capacidades y rendimiento. La tecnología de 65 nm de Intel está en vías de entregarse en 2005 para ampliar las ventajas de la Ley de Moore.

En noviembre de 2003, Intel anunció que utilizaba su proceso de 65 nm para fabricar SRAM de 4 megabits. Desde entonces, la empresa ha fabricado SRAM de 70 megabits totalmente funcionales en este proceso con una superficie de matriz muy pequeña de 110 mm2. Las células SRAM pequeñas permiten integrar cachés más grandes en los procesadores, lo que aumenta el rendimiento. Cada celda de memoria SRAM tiene seis transistores en un área de 0,57 µm2. Unos 10 millones de estos transistores cabrían en un milímetro cuadrado, aproximadamente el tamaño de la punta de un bolígrafo.

A medida que los transistores se hacen más pequeños, aumentan los problemas de potencia y disipación del calor. Como resultado, la implementación de nuevas características, técnicas y estructuras es imperativa para continuar este progreso. Intel ha abordado estos retos integrando funciones de ahorro de energía en su tecnología de proceso de 65 nm. Estas funciones son fundamentales para ofrecer productos informáticos y de comunicaciones de bajo consumo en el futuro.

La tecnología líder de silicio tenso de Intel, implementada por primera vez en su tecnología de proceso de 90 nm, se mejora aún más en la tecnología de 65 nm. La segunda generación de silicio tenso de Intel aumenta el rendimiento de los transistores entre un 10 y un 15 por ciento sin incrementar las fugas. A la inversa, estos transistores pueden reducir las fugas cuatro veces con un rendimiento constante en comparación con los transistores de 90nm. Como resultado, los transistores del proceso de 65 nm de Intel han mejorado el rendimiento sin un aumento significativo de las fugas (una mayor fuga de corriente eléctrica se traduce en una mayor generación de calor).

Los transistores de 65 nm de Intel tienen una longitud de puerta reducida de 35 nm y un grosor de óxido de puerta de 1,2 nm, que se combinan para proporcionar un rendimiento mejorado y una capacitancia de puerta reducida. La reducción de la capacitancia de puerta disminuye en última instancia la potencia activa del chip. El nuevo proceso también integra ocho capas de interconexión de cobre y utiliza un material dieléctrico de "baja k" que aumenta la velocidad de la señal dentro del chip y reduce su consumo de energía.

Intel también ha implantado transistores para dormir en su SRAM de 65 nm. Los transistores de reposo cortan el flujo de corriente a grandes bloques de la SRAM cuando no se están utilizando, lo que elimina una importante fuente de consumo de energía en un chip. Esta característica es especialmente beneficiosa para dispositivos alimentados por batería, como los portátiles.

Los dispositivos semiconductores de 65 nm de Intel se fabricaron en la planta de desarrollo de 300 mm de la empresa (denominada D1D) en Hillsboro, Oregón, donde se desarrolló el proceso.

Se presentará más información sobre la tecnología lógica de 65 nm de Intel en una ponencia en la IEEE International Electron Devices Meeting que se celebrará en San Francisco del 12 al 15 de diciembre. También se puede encontrar información adicional en el Silicon Showcase de Intel, cuyo enlace está disponible siguiendo el enlace descargar pestaña de arriba.